PCB电路设计中差分信号线走线的优势及走线策略

PCB电路设计中差分信号线走线的优势及走线策略

差分对中的两条PCB电路板线完全一样

高速设计规则通常也适用于差分信号的布线

在 PCB 智能电路板设计布线中彼此非常接近的差分信号对也将彼此紧密耦合。这种相互耦合将减少 EMI 辐射。差分信号线的主要缺点是增加了PCB的面积。本文介绍电路板设计过程。PCB 设计和布线策略使用差分信号线 PCB 设计和布线。

众所周知，信号具有沿信号线或PCB线下方传输的特性。尽管我们可能不熟悉单端模式 PCB 设计和布线策略，但术语单端是指信号的传输特性，具有差模和共模信号传输方式。为了区分它们，后两种信号传输方式通常更为复杂。

差模和共模

差模信号通过一对信号线传输。一根信号线传输我们通常理解的信号；另一条信号线传输等值但方向相反的信号（至少在理论上）。差分模式和单端模式首次出现时几乎没有区别，因为所有信号都有环路。

单端模式下的信号通常通过零电压电路（或称为接地）返回。差分信号中的每个信号都必须通过接地电路返回。由于每个信号对实际上是相等和相反的，返回电路只是相互抵消，因此零电压或接地电路上将没有差分信号的返回分量。

共模是指信号出现在一个（差分）信号线对的两条信号线上，或者同时出现在单端信号线和地线上。对这个概念的理解并不直观，因为很难想象如何产生这样的信号。这主要是因为我们通常不会产生共模信号。大多数共模信号是电路中根据假设条件产生的或由相邻或外部信号源耦合进来的噪声信号。共模信号几乎总是“有害”的，许多设计规则旨在防止共模信号的出现。

PCB电路板设计及差分信号线布线

通常（当然也有一些例外）差分信号也是高速信号，所以高速设计规则通常适用于差分信号的PCB设计和布线，尤其是在设计传输线等信号线时。这意味着我们必须非常仔细地设计信号线的PCB布局，以确保信号线的特征阻抗沿着信号线是连续和恒定的。

在差分线对布局的PCB设计布线过程中，我们希望差分线对中的两条PCB线完全一致。这意味着在实际应用中，应尽努力确保差分对中的PCB线具有完全相同的阻抗，并且PCB设计布线的长度也完全相同。差分PCB线通常设计成成对布线，它们之间的距离在沿线对方向的任何位置保持恒定。一般情况下，差分线对PCB设计走线的布局总是尽量靠近。

差分信号的优点

单端信号总是指某种“参考”电平。这个“参考”电平可以是正电压或接地电压、设备的阈值电压或其他地方的另一个信号。另一方面，差分信号总是指差分对的另一侧。换句话说，如果一条信号线（+信号）上的电压高于另一条信号线（-信号）上的电压，那么我们就可以得到逻辑状态；如果前者低于后者，那么我们可以得到另一个逻辑状态。

差分信号具有以下优点： 1、时序精确定义，因为控制信号线对的交点比控制信号相对于参考电平的绝对电压值更简单。这也是需要准确实现等长差分线对的PCB设计和走线的原因之一。如果信号不能同时到达差分对的另一端，那么信号源可以提供的任何时序控制都会大打折扣。另外，如果差分线远端的信号严格意义上不相等，而是反了，就会出现共模噪声，造成信号时序和EMI问题。2. 由于差分信号不是指除自身以外的任何信号，

由于差分电路的工作取决于两条信号线上信号的差值（它们的信号相等但相反），与周围的噪声相比，得到的信号是任何单端信号大小的两倍。因此，在所有其他条件相同的情况下，差分信号始终具有更高的信噪比，从而提供更高的性能。

差分电路对差分对上信号电平之间的差异非常敏感。但与其他一些参考（尤其是地）相比，它们对差分线上的绝对电压值并不敏感。相对而言，差分电路对电源和地平面上可能存在的地弹和其他噪声信号等问题不敏感，而对于共模信号，它们将在每种情况下准确出现。一根信号线。

差分信号对EMI和信号间的串扰耦合也有一定的免疫力。如果一对差分信号线的 PCB 智能电路板布局非常紧凑，任何外部耦合噪声都会以相同的程度耦合到该对中的每条信号线。因此，耦合噪声变成了“共模”噪声，差分信号电路对这种信号具有完美的免疫力。如果将线对绞在一起（如双绞线），信号线将更不受耦合噪声的影响。由于在 PCB 上不可能轻易扭绞差分信号，因此在实际应用中将它们的 PCB 设计和布线尽可能靠近是一个非常好的方法。

在PCB设计布局中彼此非常接近的差分信号对也将彼此紧密耦合。这种相互耦合将减少 EMI 辐射，尤其是与单端 PCB 信号线相比时。可以想象，差分信号中每条信号线的外部辐射大小相等，方向相反，所以它们会相互抵消，就像双绞线中的信号一样。PCB设计和布线中差分信号越接近，相互耦合越强，外部EMI辐射越小。

差分电路的主要缺点是增加了PCB线路。因此，如果在应用过程中不能发挥差分信号的优势，增加PCB面积是不值得的。但如果设计电路的性能有较大提升，那么为增加PCB设计布线面积而付出的代价是值得的。

差分信号线将相互耦合。这种耦合会影响信号线的外部阻抗，因此必须采用端接匹配策略。差分阻抗的计算比较困难，美国国家半导体在这方面提供了一些参考。PolarInstruments 还提供了一个独立的差分阻抗计算器，可以计算许多不同的差分信号结构 3（有一定的成本）。高端设计工具包还可以计算差分阻抗。

但需要注意的是，差分线之间的相互耦合会直接影响差分阻抗的计算。差分线之间的耦合必须保证整个差分线保持恒定或保证阻抗的连续性。这就是为什么差分线之间必须保持“恒定间距”的设计规则。